Questão de Engenharia Elétrica — Latches e Flip-Flop's — CESPE / CEBRASPE 2024

O circuito digital a seguir é implementado com o uso de três flip-flops JK, gatilhados por borda de descida, na entrada clk. As entradas J e K são mantidas sempre em nível lógico 1, e os sinais de controle sets e clearc são mantidos em 1, de forma que o contador esteja sempre em funcionamento. A saída do circuito é formada pelos bits Q2, Q1 e Q0, nesta ordem, de forma tal que, por exemplo, no estado 001, os bits Q2 e Q1 são iguais a zero, e o bit Q0 é igual a 1, sendo esse um estado que pode ser rotulado com o número binário 001.   A partir dessas informações, e considerando que o circuito digital funcione continuamente, assinale a opção correta.

1. AO circuito permanece sempre no estado 111, em virtude de as entradas sets e clearc serem sempre mantidas no nível lógico 1.
2. BO circuito realiza uma contagem cíclica, em que as saídas Q2, Q1 e Q0, se vistas como números digitais, repetem indefinidamente a sequência crescente de 000 a 101.
3. CO circuito permanece sempre no estado 000, em virtude de as entradas J e K estarem sempre no nível lógico 1.
4. DO circuito realiza uma contagem cíclica, em que as saídas Q2, Q1 e Q0, se vistas como números digitais, repetem indefinidamente a sequência decrescente de 101 a 000.
5. EO circuito funciona como um contador assíncrono.