Questão de Engenharia Elétrica — Circuitos Multiplexadores e Demultiplexadores — CESPE / CEBRASPE 2025

A figura a seguir mostra o símbolo lógico de um multiplexador digital (MUX), com duas entradas binárias (S₀ e S₁) para seleção de dados, quatro entradas de dados (D₀ a D₃) e uma saída de dados (Y). Um código de 2 bits nas entradas de seleção de dados (S) determina qual entrada de dados será ativada, de modo que o dado correspondente seja transmitido para a saída Y.

Considerando as informações apresentadas, é correto afirmar que

I quando S₁ = 1 e S₀ = 0 forem aplicados na seleção de dados, o dado em D₂ será direcionado para a linha de saída de dados.

II apesar de o MUX apresentar apenas quatro entradas de dados (D₀ a D₃), a quantidade de bits de seleção de dados (S₀ e S₁) permite até oito entradas de dados.

III a expressão de saída Y pode ser representada pela soma de produtos $Y=D_0\bar{S_1} \bar{S_0}+D_1 \bar{S_1}\bar{S_0}+D_2S_1\bar{S_0}+D_3S_1S_0$, em que um símbolo com barra $(\bar{S})$ significa negação.

Assinale a opção correta.