Questão de Engenharia Eletrônica — Eletrônica Digital na Engenharia Eletrônica — CESGRANRIO 2019
Engenharia EletrônicaEletrônica Digital na Engenharia Eletrônica
- Código
- cg015695
- Banca
- CESGRANRIO
- Órgão
- UNIRIO
- Ano
- 2019
- Nível
- Superior
- Cargo
- Engenheiro - Eletricista
A Figura abaixo ilustra o diagrama lógico do circuito integrado 7402 da família TTL. Os pinos 06, 07 e 08 foram interligados à terra (nível lógico 0), e o pino 14 foi conectado na tensão de + 5V (nível lógico 1).
Se em determinado instante, os níveis lógicos dos sinais são: A=1, B=0 e C=0; então, os níveis lógicos das saídas nos pinos 04, 10 e 13 serão, respectivamente:
Se em determinado instante, os níveis lógicos dos sinais são: A=1, B=0 e C=0; então, os níveis lógicos das saídas nos pinos 04, 10 e 13 serão, respectivamente:- AS₀₄ = 0 , S₁₀ = 0 e S₁₃ = 0
- BS₀₄ = 0 , S₁₀ = 1 e S₁₃ = 1
- CS₀₄ = 0 , S₁₀ = 1 e S₁₃ = 0
- DS₀₄ = 1 , S₁₀ = 0 e S₁₃ = 1
- ES₀₄= 1 , S₁₀ = 0 e S₁₃ = 0