Questão de Arquitetura de Computadores — Processamento Paralelo — CESGRANRIO 2008
Arquitetura de ComputadoresProcessamento Paralelo
- Código
- cg027290
- Banca
- CESGRANRIO
- Órgão
- BNDES
- Ano
- 2008
- Nível
- Superior
- Cargo
- Profissional Básico - Análise de Sistemas - Suporte - Janeiro
Seja A uma máquina hipotética com tempo de ciclo de 5 ns e sem paralelismo no nível de instrução. Assumindo-se que cada estágio demora um ciclo de relógio, qual opção indica uma latência e um número de estágios no pipeline de uma máquina hipotética B suficientes para que B tenha uma largura de banda de processador superior ao da máquina A?
- A12 ns de latência e 2 estágios.
- B14 ns de latência e 2 estágios.
- C20 ns de latência e 5 estágios.
- D24 ns de latência e 3 estágios.
- E28 ns de latência e 4 estágios.