Questão de Engenharia Eletrônica — Eletrônica Digital na Engenharia Eletrônica — CESGRANRIO 2012
Engenharia EletrônicaEletrônica Digital na Engenharia Eletrônica
- Código
- cg049880
- Banca
- CESGRANRIO
- Órgão
- Petrobras
- Ano
- 2012
- Nível
- Superior
- Cargo
- Engenheiro de Equipamento Júnior - Elétrica
Na figura abaixo, é apresentado o diagrama esquemático de um circuito lógico sequencial constituído apenas por flip-flops JK, comandado por um sinal de clock (CLK) periódico.
Considerando-se que o circuito inicia sua operação a partir do estado Y₂Y₁Y₀ = 000, sabe-se que o
Considerando-se que o circuito inicia sua operação a partir do estado Y₂Y₁Y₀ = 000, sabe-se que o- Aestado do circuito fica estagnado em Y₂Y₁Y₀ = 001 após 4 ciclos de clock.
- Bestado do circuito fica estagnado em Y₂Y₁Y₀ = 111 após 5 ciclos de clock.
- Cestado do circuito fica estagnado em Y₂Y₁Y₀ = 101 após 5 ciclos de clock.
- Dcircuito apresenta 6 estados que se repetem periodicamente.
- Ecircuito apresenta 7 estados que se repetem periodicamente.