Questão de Arquitetura de Computadores — Processadores — FCC 2015
- Código
- fc026251
- Banca
- FCC
- Órgão
- TRT - 4ª REGIÃO (RS)
- Ano
- 2015
- Nível
- Superior
- Cargo
- Analista Judiciário - Tecnologia da Informação
- AHypertrade.
- BRISC.
- CSwapping.
- DCISC.
- EPipeline.
GabaritoE — Pipeline.
Gabarito: letra E (Pipeline). O pipeline (ou pipelining) é a técnica de segmentação de instruções que permite a execução sobreposta das fases do ciclo de máquina (busca, decodificação, execução, etc.), tornando possível que uma instrução seja concluída a cada ciclo de clock nos processadores modernos. Enquanto uma instrução é executada, a próxima já está sendo buscada – processo conhecido como pipelining. As demais alternativas referem-se a conceitos distintos que não correspondem ao recurso que viabiliza a execução em um ciclo de máquina.
Recurso | Descrição | Relação com ciclo de máquina | Exemplo/Contexto |
|---|---|---|---|
Pipeline | Técnica de segmentação de instruções em estágios (busca, decodificação, execução) | Permite execução sobreposta, completando uma instrução por ciclo de clock | Processadores modernos (RISC e CISC) |
Hypertrade | Termo inexistente (confusão com Hyper-Threading) | Não se aplica | Multithreading simultâneo da Intel |
RISC | Arquitetura de conjunto reduzido de instruções | Não é o recurso; usa pipeline para execução em ciclo | Processadores ARM, MIPS |
Swapping | Técnica de gerenciamento de memória (RAM/disco) | Não relacionado à execução de instruções | Sistemas operacionais |
CISC | Arquitetura de conjunto complexo de instruções | Não é o recurso; usa pipeline para execução em ciclo | Processadores x86 (Intel, AMD) |
Hypertrade é um termo inexistente na arquitetura de computadores. Possível confusão com Hyper-Threading (tecnologia de multithreading simultâneo da Intel), que permite que um núcleo físico execute dois fluxos de instrução, mas não é o recurso responsável pela execução em um único ciclo de máquina.
RISC (Reduced Instruction Set Computer) é uma filosofia de projeto de processadores que utiliza um conjunto reduzido de instruções simples, geralmente executáveis em um ciclo. No entanto, RISC não é o recurso embutido para possibilitar a execução em ciclo de máquina; é uma arquitetura. O recurso que de fato permite isso é o pipeline, e os processadores RISC modernos também usam pipeline.
Swapping é uma técnica de gerenciamento de memória (transferência de dados entre RAM e disco), não relacionada à execução de instruções no processador.
CISC (Complex Instruction Set Computer) é outra arquitetura de processador, com instruções complexas e microprogramação. Assim como RISC, CISC não é o recurso que viabiliza a execução de instruções em um ciclo de máquina; os processadores CISC modernos também empregam pipeline.
Pipeline (ou pipelining) é a técnica que divide a execução de uma instrução em estágios (busca, decodificação, execução, etc.) e permite que múltiplas instruções estejam em diferentes estágios simultaneamente. Dessa forma, a CPU pode completar uma instrução a cada ciclo de clock, desde que não haja conflitos ou dependências. Esse recurso é implementado nos processadores atuais de PCs e é o que possibilita a execução das instruções em um ciclo de máquina.
Gabarito: letra E (Pipeline).
Link permanente: /questoes/fc026251