Questão de Arquitetura de Computadores — Arquitetura de processadores: RISC, CISC, WISC e Microprocessadores. — FCC 2016
Arquitetura de Computadores›Arquitetura de processadores: RISC, CISC, WISC e Microprocessadores.
Código
fc028396
Banca
FCC
Órgão
CREMESP
Ano
2016
Nível
Superior
Cargo
Analista de Suporte
Processadores são programados através de instruções, que podem ser das categorias CISC ou RISC. É correto afirmar que
Aas instruções CISC têm tamanho padronizado e são executadas na mesma quantidade de tempo.
Bcada instrução RISC pode demorar um tempo diferente para ser executada, pois não tem tamanho padronizado.
Cas instruções usadas nos processadores da linha X86 são do tipo CISC.
Dem computadores com processadores CISC o compilador é mais complexo que em computadores com processadores RISC.
Eprocessadores CISC são mais rápidos que RISC, apesar de terem que executar mais instruções para se chegar ao mesmo resultado.
Revelar gabarito e comentário▾
GabaritoC — as instruções usadas nos processadores da linha X86 são do tipo CISC.
Comentário gerado por IA. É um apoio ao estudo, ancorado em fontes, mas pode conter imprecisões — confira sempre na fonte oficial (lei, súmula, edital e gabarito da banca). Encontrou um erro? Use “Reportar”.
Processadores CISC e RISC
Gabarito: letra C. A linha x86 (Intel, AMD) é baseada na arquitetura CISC, que possui instruções complexas, de tamanho variável e executadas em múltiplos ciclos. As demais alternativas distorcem as características reais de cada categoria.
Arquiteturas de processadores
1CISC
Instruções complexas
Tamanho variável
Múltiplos ciclos
Compilador mais simples
Exemplo: x86 (Intel, AMD)
2RISC
Instruções simples
Tamanho fixo
Um ciclo (ideal)
Compilador mais complexo
Exemplo: ARM, MIPS
LEVEL · soulevel.com.br
Alternativa A — ❌ Incorreta
Afirma que instruções CISC têm tamanho padronizado e mesmo tempo de execução. Na verdade, instruções CISC são de tamanho variável e levam múltiplos ciclos de clock, dependendo da complexidade. RISC que possui instruções de tamanho fixo e tendem a executar em um ciclo (pipelined).
Alternativa B — ❌ Incorreta
Diz que cada instrução RISC pode demorar tempo diferente por não ter tamanho padronizado. O contrário: instruções RISC têm tamanho fixo e são projetadas para executar em um ciclo de clock (idealmente). O tamanho padronizado é uma característica RISC.
Alternativa C — ✅ Correta ⟵ GABARITO
Os processadores x86 (Intel, AMD) utilizam o conjunto de instruções CISC. Historicamente, eles são os principais representantes da arquitetura CISC no mercado de PCs e servidores, conforme mencionado no conteúdo de apoio ("plataforma Intel x86 continua a ser a arquitetura do processador dominante" e "x86 CISC").
Alternativa D — ❌ Incorreta
Inverte a complexidade do compilador. Em sistemas RISC, o compilador é mais complexo porque precisa otimizar a sequência de instruções simples. Em CISC, as instruções são mais poderosas, reduzindo a carga sobre o compilador.
Alternativa E — ❌ Incorreta
Afirma que CISC são mais rápidos e executam mais instruções. Na realidade, processadores RISC tendem a ser mais rápidos por clock e, embora executem mais instruções para a mesma tarefa, cada instrução é mais rápida. Além disso, modernas implementações borram as diferenças, mas a afirmação como está é falsa.
NÃO CAIA NESSA!
A alternativa E inverte a noção de desempenho: muitos candidatos pensam que menos instruções (CISC) significa mais rápido, mas o tempo por instrução é maior. RISC, com mais instruções porém mais simples, pode ser mais rápido. Fique atento a essa troca.