Questão de Arquitetura de Computadores — Armazenamento de Dados em Arquitetura de Computadores — FCC 2022
Arquitetura de Computadores›Armazenamento de Dados em Arquitetura de Computadores
Código
fc064919
Banca
FCC
Órgão
TRT - 19ª Região (AL)
Ano
2022
Cargo
Técnico Judiciário - Área Apoio Especializado Especialidade: Tecnologia da Informação
Uma forma de reduzir o tempo de acesso à memória no esquema de paginação é adicionar uma memória cache especial que vai manter as entradas da tabela de páginas mais recentemente utilizadas. O acesso a essa cache é rápido e não degrada o tempo de acesso à memória como um todo. Essa memória cache, interna à Memory Management Unit (MMU), também chamada de memória associativa, é a
APage Table Base Register.
BTranslation Lookaside Buffer.
CMemory Lookaround Buffer.
DPage Table Limit Register.
ETranslation Limited Base Register.
Revelar gabarito e comentário▾
GabaritoB — Translation Lookaside Buffer.
Comentário gerado por IA. É um apoio ao estudo, ancorado em fontes, mas pode conter imprecisões — confira sempre na fonte oficial (lei, súmula, edital e gabarito da banca). Encontrou um erro? Use “Reportar”.
Translation Lookaside Buffer (TLB)
Gabarito: letra B. O Translation Lookaside Buffer (TLB) é uma memória cache associativa interna à MMU que armazena as entradas da tabela de páginas mais recentemente utilizadas, reduzindo o tempo de acesso à memória no esquema de paginação. Essa é a definição exata cobrada pela FCC.
A banca testa o conhecimento sobre o componente responsável por acelerar a tradução de endereços virtuais em físicos. O TLB é uma cache de alta velocidade que evita acessos lentos à tabela de páginas na memória principal.
Alternativa A — ❌ Incorreta
O Page Table Base Register (PTBR) é um registrador que aponta para o início da tabela de páginas na memória principal, mas não é uma cache e não armazena entradas recentes. Ele é usado para localizar a tabela, mas não para acelerar acessos repetidos.
Alternativa B — ✅ Correta ⟵ GABARITO
O Translation Lookaside Buffer (TLB) é exatamente a memória associativa descrita no enunciado: uma cache dentro da MMU que mantém as entradas da tabela de páginas recentemente usadas, permitindo traduções rápidas sem degradar o tempo de acesso global.
Alternativa C — ❌ Incorreta
"Memory Lookaround Buffer" é um termo inexistente na arquitetura de computadores. Não corresponde a nenhum componente real de gerenciamento de memória.
Alternativa D — ❌ Incorreta
O Page Table Limit Register (PTLR) armazena o tamanho ou limite da tabela de páginas, mas não é uma cache e não acelera a tradução de endereços. É apenas um registrador de controle.
Alternativa E — ❌ Incorreta
"Translation Limited Base Register" é outro termo fictício. Não há componente com esse nome; a banca o criou como distrator.
NÃO CAIA NESSA!
A FCC mistura registradores reais (PTBR, PTLR) com termos inventados (MLB, TLBR) para confundir. O candidato precisa lembrar que o TLB é a cache associativa da MMU, e não um mero registrador de endereço/limite.