Pular para o conteúdo principal

Questão de Sistemas Operacionais — Gerência de Memória — FGV 2024

Sistemas OperacionaisGerência de Memória
Código
fg075473
Banca
FGV
Órgão
AL-PR
Ano
2024
Nível
Médio
Cargo
Técnico Legislativo - Suporte e Manutenção
Em um sistema computacional, a função do barramento de endereços é a de interligar o processador à memória principal da arquitetura, com vistas a indicar a posição de memória a ser acessada.No que concerne ao cenário em tela, pode-se deduzir que o barramento de endereços
  1. Adefine qual o tamanho da palavra do sistema computacional utilizado.
  2. Bdetermina o número de células endereçáveis na memória principal do sistema.
  3. Cidentifica o bloco a ser acessado do dispositivo de memória secundária.
  4. Dinfluencia na quantidade máxima de quadros da memória cache nível 1 do processador.
  5. Einterliga-se internamente ao processador ao registrador contador de instrução.
Revelar gabarito e comentário

GabaritoB — determina o número de células endereçáveis na memória principal do sistema.

Comentário gerado por IA. É um apoio ao estudo, ancorado em fontes, mas pode conter imprecisões — confira sempre na fonte oficial (lei, súmula, edital e gabarito da banca). Encontrou um erro? Use “Reportar”.

Barramento de Endereços

Gabarito: letra B. O barramento de endereços transporta os endereços gerados pela CPU até a memória principal. Sua largura (número de bits) determina a quantidade máxima de endereços distintos, ou seja, o número de células endereçáveis na memória. As demais alternativas associam incorretamente sua função a outros componentes.

Alternativa A — ❌ Incorreta

O tamanho da palavra é definido pelo barramento de dados e pela arquitetura, não pelo barramento de endereços.

Alternativa B — ✅ Correta ⟵ GABARITO

A largura do barramento de endereços (n bits) permite endereçar até 2^n células de memória principal, determinando diretamente a capacidade máxima de endereçamento.

Alternativa C — ❌ Incorreta

A memória secundária (discos) é acessada por controladores e barramentos específicos (SATA, PCIe), não pelo barramento de endereços da CPU.

Alternativa D — ❌ Incorreta

A quantidade de quadros na cache L1 é definida pelo projeto do processador (tamanho da cache, associatividade). O barramento de endereços não interfere diretamente nesse número.

Alternativa E — ❌ Incorreta

O barramento de endereços é um canal externo que conecta CPU à memória; o registrador PC fornece o endereço, mas não há interligação interna direta.

Gabarito: letra B

Link permanente: /questoes/fg075473