Questão de Engenharia Eletrônica — Eletrônica Digital na Engenharia Eletrônica — FGV 2026
Engenharia EletrônicaEletrônica Digital na Engenharia Eletrônica
- Código
- fg128960
- Banca
- FGV
- Órgão
- AMAZUL
- Ano
- 2026
- Nível
- Superior
- Cargo
- Engenheiro Eletricista
Um sistema digital síncrono de alta velocidade monitora a posição de um encoder de 4 bits. O projeto original utiliza código Gray, onde apenas um bit muda por transição para mitigar problemas de temporização. Após uma falha, o encoder passa a gerar código binário puro, onde vários bits podem mudar simultaneamente.Assinale a opção que descreve a consequência imediata e mais provável para a integridade dos dados no circuito receptor, dada a presença de atrasos de propagação (tpd) nos flip-flops do sistema síncrono.
- AA exigência de mudança simultânea de múltiplos bits no código binário forçará o sistema a operar com um clock de frequência máxima (fmax) reduzida, devido ao tempo de setup excessivo.
- BO erro inerente de quantização na interface analógica/digital excederá a tolerância de +- 1/2 LSB (Bit menos significativo)
- CAs transições de estados adjacentes no código binário puro induzem estados intermediários (glitches), pois a mudança não simultânea de múltiplos bits é lida como um código incorreto, comprometendo a temporização do sistema.
- DA falha de codificação causará uma ambiguidade na relação da temporização dos flip-flops, o que pode ser resolvido com a implementação de um decodificador BCD para decimal.
- EO aumento de bits mudando de estado eleva o consumo de potência no circuito receptor, mas não afeta a lógica combinacional ou sequencial do sistema.