Questão de Engenharia Elétrica — Álgebra Booleana e Circuitos Lógicos — FGV 2024

O circuito a seguir é composto por um buffer tri-state, um inversor com saída em coletor aberto (onde a entrada em nível lógico alto coloca o transistor de saída em condução) e um resistor.   A combinação de sinais que gera conflito em S é

1. APQW.
2. B$\overline{P}Q\overline{W}.$
3. C$\overline{P}QW.$
4. D$PQ\overline{W}.$
5. E$P\overline{Q}\overline{W}.$