Questão de Engenharia Elétrica — Latches e Flip-Flop's — FUNDATEC 2023

Considerando um Flip-flops JK, em que o estado inicial de Q=0 e com disparo apenas na borda de descida do clock, qual o estado de saída Q após 3, 5, 7 e 8 pulsos de clock, respectivamente?

1. A1 – 1 – 1 – 0
2. B1 – 0 – 1 – 0
3. C1 – 1 – 1 – 1
4. D0 – 0 – 0 – 1
5. E0 – 1 – 0 – 1