Redes de Computadores · FUNDATEC · 2023 | Questão sqc-qa541337

Portas lógicas CMOS: análise da rede pull-down

Gabarito: letra A. Em lógica CMOS, a função implementada é determinada pela rede pull-down (nMOS): transistores nMOS em série implementam uma função AND na rede de condução, e como a saída é invertida em relação à condução do pull-down, a função lógica resultante é a NAND (A NAND B). A rede pull-up (pMOS) é o complemento dual e, se implementada corretamente, confirma essa análise.

A lógica CMOS (Complementary Metal-Oxide-Semiconductor) é a tecnologia dominante na implementação de circuitos digitais. Ela é chamada de "complementar" porque utiliza dois tipos de transistores que trabalham de forma complementar: os transistores nMOS (que conduzem quando a entrada é nível lógico alto, '1') e os transistores pMOS (que conduzem quando a entrada é nível lógico baixo, '0'). A estrutura básica de uma porta CMOS é composta por duas redes:

Rede pull-up (PDN - Pull-Down Network): formada por transistores pMOS, conectada entre a saída e a alimentação (VDD). É responsável por "puxar" a saída para o nível lógico alto ('1').
Rede pull-down (PUN - Pull-Up Network): formada por transistores nMOS, conectada entre a saída e o terra (GND). É responsável por "puxar" a saída para o nível lógico baixo ('0').

A regra de ouro para analisar um circuito CMOS é: a saída é o inverso da condição de condução da rede pull-down. Ou seja, se a rede pull-down conduz (cria um caminho para o terra), a saída é '0'; se a rede pull-down não conduz, a saída é '1' (puxada pela rede pull-up).

A forma como os transistores nMOS são conectados na rede pull-down determina a função lógica:

Transistores em SÉRIE: a corrente só flui se TODOS os transistores estiverem conduzindo. Isso implementa uma função AND na condição de condução. Ou seja, a rede pull-down conduz (saída = 0) somente quando A E B são '1'. Portanto, a saída é '0' apenas quando A=1 e B=1, e '1' em todos os outros casos. Essa é exatamente a tabela verdade da porta NAND.
Transistores em PARALELO: a corrente flui se PELO MENOS UM dos transistores estiver conduzindo. Isso implementa uma função OR na condição de condução. A rede pull-down conduz (saída = 0) quando A OU B é '1'. Portanto, a saída é '0' quando A=1 ou B=1, e '1' apenas quando A=0 e B=0. Essa é a tabela verdade da porta NOR.

Vamos aplicar isso ao circuito da questão. O enunciado afirma que os dois transistores nMOS explícitos representam a rede pull-down. A questão não mostra a imagem, mas o gabarito (letra A) indica que a função é NAND. Isso significa que os dois transistores nMOS estão conectados em série entre a saída e o terra. A rede pull-up, implementada corretamente, seria o complemento dual: dois transistores pMOS em paralelo conectados entre a saída e VDD.

Para fixar, vejamos a tabela verdade da porta NAND:

A	B	Saída (A NAND B)
0	0	1
0	1	1
1	0	1
1	1	0

Observe que a saída é '0' apenas quando ambas as entradas são '1'. Isso corresponde exatamente à condição de condução da rede pull-down com transistores em série.

A pegadinha clássica desta questão é confundir a topologia da rede pull-down com a função lógica final. Muitos alunos veem os transistores em série e pensam "AND", esquecendo que a saída do CMOS é invertida em relação à condução do pull-down. A rede pull-down em série implementa a função AND na condução, mas a saída é a negação disso, ou seja, NAND.

NÃO CAIA NESSA!

A banca explora a inversão inerente ao CMOS. A rede pull-down com transistores em série implementa a função AND na condição de condução (a saída é '0' quando A E B são '1'). Porém, a saída do circuito é o inverso dessa condição, resultando na porta NAND. O candidato que não lembra dessa inversão marca a letra B (AND), caindo na armadilha.

Alternativa A — ✅ Correta ⟵ GABARITO

A função A NAND B é a correta. A rede pull-down com os dois transistores nMOS em série conduz (puxa a saída para '0') somente quando A = 1 E B = 1. Como a saída é o inverso da condução do pull-down, a saída é '0' apenas nesse caso e '1' em todos os outros, o que corresponde exatamente à tabela verdade da porta NAND.

Alternativa B — ❌ Incorreta

A função A AND B seria implementada se a saída fosse '1' apenas quando A=1 e B=1. No entanto, no CMOS, a rede pull-down em série faz a saída ser '0' nessa condição. A porta AND seria obtida se a saída fosse o inverso da condução de uma rede pull-down em paralelo (que implementa NOR), ou seja, adicionando um inversor na saída de uma porta NOR. A alternativa confunde a condição de condução da rede com a função lógica de saída.

Alternativa C — ❌ Incorreta

A função A OR B teria saída '1' quando A=1 ou B=1. Para implementar OR em CMOS, a rede pull-down deveria ter os transistores em paralelo (conduzindo quando A OU B é '1'), e a saída seria o inverso, resultando em NOR. A alternativa ignora completamente a inversão da saída e a topologia da rede.

Alternativa D — ❌ Incorreta

A função A NOR B seria implementada com a rede pull-down tendo os transistores nMOS em paralelo. Nesse caso, a rede conduziria (saída = '0') quando A=1 ou B=1, e a saída seria '1' apenas quando A=0 e B=0. Como a questão indica que a rede pull-down é formada por dois transistores nMOS explícitos, e o gabarito é NAND, a topologia correta é em série, não em paralelo. A alternativa descreve a função de uma topologia diferente.

Alternativa E — ❌ Incorreta

A função A XOR B (OU exclusivo) tem saída '1' quando as entradas são diferentes. Implementar XOR em CMOS é mais complexo, exigindo uma combinação de transistores em série e paralelo, além de transmissão de sinais complementares. A simples conexão de dois transistores nMOS em série ou paralelo não gera a função XOR. A alternativa não corresponde à topologia descrita.

Gabarito: letra A