Questão de Arquitetura de Computadores — Arquitetura de processadores: RISC, CISC, WISC e Microprocessadores. — Quadrix 2023
Arquitetura de Computadores›Arquitetura de processadores: RISC, CISC, WISC e Microprocessadores.
Código
qg024549
Banca
Quadrix
Órgão
COFFITO
Ano
2023
Nível
Superior
Cargo
Analista de Tecnologia da Informação
Acerca da aritmética computacional, da memória cache e das arquiteturas RISC e CISC, julgue o item.Diferentemente da arquitetura CISC, a arquitetura RISC não permite a utilização do conceito de pipeline de instruções.
CCerto
EErrado
Revelar gabarito e comentário▾
GabaritoE — Errado
Comentário gerado por IA. É um apoio ao estudo, ancorado em fontes, mas pode conter imprecisões — confira sempre na fonte oficial (lei, súmula, edital e gabarito da banca). Encontrou um erro? Use “Reportar”.
Arquiteturas RISC e CISC: pipeline de instruções
Gabarito: ERRADO. A afirmação está incorreta porque a arquitetura RISC permite e até incentiva o uso de pipeline de instruções — é uma de suas características mais marcantes. O pipeline é uma técnica de paralelismo que pode ser aplicada em ambas as arquiteturas, mas é especialmente favorecida no RISC devido à simplicidade e ao tamanho fixo de suas instruções.
O pipeline de instruções é uma técnica de implementação de processadores que permite a execução simultânea de múltiplas instruções em diferentes estágios de processamento. Em vez de esperar uma instrução terminar completamente para começar a próxima, o processador divide a execução em etapas (busca, decodificação, execução, acesso à memória, escrita de resultado) e sobrepõe essas etapas de instruções consecutivas. É como uma linha de montagem: enquanto uma instrução está sendo executada, a próxima já está sendo decodificada, e a seguinte já está sendo buscada.
A relação entre RISC e pipeline é de sinergia natural. As características fundamentais do RISC — conjunto pequeno e simples de instruções, todas com tamanho fixo, execução em um único ciclo de clock, controle por hardware (sem microprogramação) e uso intenso de registradores — tornam o pipeline muito mais fácil de implementar e eficiente. Instruções uniformes e previsíveis permitem que o pipeline funcione sem interrupções frequentes, maximizando o throughput. Por isso, o pipeline é listado como uma das características centrais da arquitetura RISC, ao lado do pequeno conjunto de instruções e da execução rápida de cada instrução.
A arquitetura CISC, por outro lado, com suas instruções complexas, de tamanho variável e que requerem múltiplos ciclos de máquina, enfrenta maiores desafios para implementar pipeline de forma eficiente. A complexidade e a variabilidade das instruções dificultam a sobreposição de estágios e aumentam a probabilidade de conflitos e dependências. Embora processadores CISC modernos também utilizem pipeline (e até mesmo traduzam instruções CISC em micro-operações RISC para facilitar isso), historicamente o pipeline é uma técnica mais associada e mais naturalmente aplicada ao RISC.
A banca explora aqui uma inversão clássica: o candidato que sabe que RISC é "reduzido" e "simples" pode erroneamente concluir que ele não suporta técnicas avançadas como pipeline. Na verdade, é o oposto: a simplicidade do RISC é justamente o que o torna ideal para pipeline. A pegadinha está em associar "simplicidade" a "menos recursos", quando na prática a simplicidade é o que permite a implementação eficiente de recursos avançados de paralelismo.
NÃO CAIA NESSA!
A banca inverte a relação real: afirma que o RISC não permite pipeline, quando na verdade o pipeline é uma das principais características do RISC. O candidato que confunde "conjunto reduzido de instruções" com "menos recursos tecnológicos" cai na armadilha. Lembre-se: a simplicidade do RISC é o que viabiliza o pipeline, não o que o impede.
Pipeline de instruções: Técnica de paralelismo (Divide execução em estágios, Sobrepoõe instruções consecutivas); RISC (Permite e incentiva, Instruções de tamanho fixo, Execução em 1 ciclo, Controle por hardware); CISC (Instruções complexas e variáveis, Múltiplos ciclos, Dificulta o pipeline)
Alternativa E — ✅ Correta (gabarito)
A afirmação do enunciado é falsa, portanto a alternativa "Errado" é a correta. O RISC permite e é otimizado para o uso de pipeline de instruções. As características do RISC — instruções de tamanho fixo, execução em um único ciclo, controle por hardware — são exatamente o que torna o pipeline eficiente. O pipeline é uma técnica de paralelismo que pode ser aplicada em qualquer arquitetura, mas é especialmente favorecida no RISC. A alternativa "Certo" estaria correta se a afirmação fosse verdadeira, mas ela é falsa.