Questão de Sistemas Operacionais — Gerência do Processador — Quadrix 2024
Sistemas Operacionais›Gerência do Processador
Código
qg353979
Banca
Quadrix
Órgão
Conselho Federal de Nutrição
Ano
2024
Nível
Superior
Cargo
Tecnologia da Informação - Suporte Técnico
A respeito do DHCP, dos processadores e dos conceitos de partição e formatação, julgue o item a seguir.Uma das desvantagens dos processadores vetoriais é que, como há uma quantidade menor de instruções por programa, há uma quantidade maior de falha no cache de instruções.
CCerto
EErrado
Revelar gabarito e comentário▾
GabaritoE — Errado
Comentário gerado por IA. É um apoio ao estudo, ancorado em fontes, mas pode conter imprecisões — confira sempre na fonte oficial (lei, súmula, edital e gabarito da banca). Encontrou um erro? Use “Reportar”.
Processadores Vetoriais e Cache de Instruções
Gabarito: ERRADO (alternativa E). A afirmação inverte a relação real: processadores vetoriais executam operações sobre vetores de dados com poucas instruções, mas isso tende a reduzir as falhas de cache de instruções, pois o mesmo código é reutilizado para processar grandes conjuntos de dados — não aumentá-las. A premissa de que "menos instruções por programa" leva a "mais falhas de cache" é logicamente incorreta.
Processadores vetoriais são projetados para executar operações aritméticas sobre arrays (vetores) de dados em uma única instrução. Por exemplo, uma instrução como ADDV pode somar dois vetores de 64 elementos de uma só vez, enquanto um processador escalar precisaria de um loop com 64 iterações de instruções escalares. Isso significa que, para um mesmo problema, o programa vetorial tem menos instruções — e, crucialmente, o mesmo conjunto de instruções é executado repetidamente para processar os dados. Essa característica tem implicações diretas na cache de instruções.
A cache de instruções armazena as instruções recentemente executadas para acelerar acessos futuros. Quando um programa tem um loop pequeno e bem definido (como o kernel de um loop vetorial), as instruções desse loop cabem facilmente na cache e são reutilizadas a cada iteração, gerando poucas falhas. Em contraste, um programa escalar com muitas instruções diferentes (devido ao desenrolamento de loops, chamadas de funções, etc.) tende a ter um footprint de código maior, aumentando a probabilidade de falhas de cache de instruções.
Portanto, a relação correta é: menos instruções por programa → menor footprint de código → menos falhas de cache de instruções (ou, no mínimo, não mais falhas). A banca explora a confusão entre "quantidade de instruções" e "falhas de cache", mas o raciocínio lógico e o conhecimento de arquitetura de computadores mostram que a afirmação está errada.
NÃO CAIA NESSA!
A banca tenta fazer o candidato acreditar que "menos instruções" é algo negativo para a cache, quando na verdade é o oposto. O erro está em inverter a relação de causalidade: menos instruções não causam mais falhas; elas tendem a causar menos falhas, pois o código é mais compacto e reutilizado. Lembre-se: cache de instruções se beneficia de loops pequenos e código reutilizável — exatamente o que processadores vetoriais oferecem.
1Menos instruções por programa
2Menor footprint de código
3Loop pequeno e reutilizado
4Menos falhas de cache de instruções
LEVEL · soulevel.com.br
Alternativa E — ❌ Errada ⟵ GABARITO
A afirmação está errada porque estabelece uma relação causal invertida. Processadores vetoriais têm menos instruções por programa (devido à capacidade de operar sobre vetores de dados com uma única instrução), o que resulta em um menor footprint de código e, consequentemente, em menos falhas de cache de instruções, não mais. A cache de instruções é beneficiada por loops pequenos e código reutilizável, características típicas de programas vetoriais. Portanto, a premissa de que "menos instruções" leva a "mais falhas" é logicamente incorreta e contraria o funcionamento real da cache.