Arquitetura de Computadores · FUNDATEC · 2025 | Questão sqc-qg474937

Arquitetura de processadores: RISC vs CISC para tarefas repetitivas

Gabarito: letra A (RISC). Para tarefas que exigem processamento rápido de um grande volume de instruções simples e repetitivas, a arquitetura RISC (Reduced Instruction Set Computer) é a mais indicada. Ela possui um conjunto reduzido de instruções executadas em poucos ciclos de clock, favorecendo pipeline eficiente e alta frequência de operação, ideal para cargas de trabalho uniformes e repetitivas.

Arquitetura	Conjunto de Instruções	Execução por Instrução	Pipeline	Eficiência em Tarefas Repetitivas
RISC	Reduzido, simples e de tamanho fixo	Poucos ciclos de clock	Eficiente e profundo	Alta (ideal para grande volume de instruções simples)
CISC	Complexo, variável e com múltiplos modos	Múltiplos ciclos de clock	Difícil de otimizar	Baixa (menor vazão para cargas homogêneas)
VLIW	Instruções longas com operações paralelas	Depende do compilador	Explora paralelismo em nível de instrução	Moderada (não é a mais difundida para o cenário)
Von Neumann	Modelo organizacional (dados e programa no mesmo espaço)	Não define	Não define	Não se aplica (não classifica conjunto de instruções)
Harvard	Modelo organizacional (memórias separadas)	Não define	Não define	Não se aplica (não classifica conjunto de instruções)

Arquiteturas de processadores: RISC (conjunto reduzido) (Instruções simples e fixas, Pipeline eficiente, Alta frequência, Ideal para tarefas repetitivas); CISC (conjunto complexo) (Instruções complexas, Múltiplos ciclos, Pipeline difícil de otimizar); VLIW (Paralelismo via compilador, Palavras longas); Modelos organizacionais (Von Neumann (dados e instruções juntos), Harvard (dados e instruções separados))

Alternativa A — ✅ Correta ⟵ GABARITO

RISC é projetado exatamente para esse cenário. Suas instruções são simples, de tamanho fixo e executadas rapidamente, permitindo alta taxa de instruções por segundo (IPS). O pipeline profundo e o grande número de registradores reduzem acessos à memória, otimizando a vazão de instruções repetitivas.

Alternativa B — ❌ Incorreta

CISC (Complex Instruction Set Computer) possui instruções complexas e de múltiplos ciclos, o que torna seu desempenho inferior para tarefas simples e repetitivas. Embora possa executar tarefas complexas com menos instruções, o tempo por instrução é maior e o pipeline é mais difícil de otimizar, gerando menor eficiência para cargas homogêneas.

Alternativa C — ❌ Incorreta

VLIW (Very Long Instruction Word) é uma arquitetura que explora paralelismo em nível de instrução dependendo do compilador para agrupar operações independentes em palavras longas. Não é a abordagem mais comum para o cenário descrito e, em geral, não é preferível para instruções simples e repetitivas em comparação ao RISC, que é mais difundido e maduro para esse fim.

Alternativa D — ❌ Incorreta

Von Neumann é um modelo de arquitetura de computador que define a organização dos componentes (CPU, memória, E/S) e o armazenamento de programas e dados no mesmo espaço de endereçamento. Não define o conjunto de instruções nem a complexidade das instruções; portanto, não é uma escolha direta para o tipo de processamento mencionado.

Alternativa E — ❌ Incorreta

Harvard é outro modelo de arquitetura que separa fisicamente a memória de instruções da memória de dados. Assim como Von Neumann, é um modelo organizacional, não uma classificação de conjunto de instruções. Embora possa ser implementado em processadores RISC ou CISC, não determina a eficiência para instruções simples e repetitivas.

PEGA ESSA DICA!

A banca frequentemente troca RISC por CISC em questões de desempenho. Lembre-se: RISC = instruções simples + pipeline eficiente + alta frequência; CISC = instruções complexas + microcódigo + menor frequência. Para tarefas repetitivas, RISC é a resposta clássica.

Gabarito: letra A