Questão de Não definido — Geral — INSTITUTO AOCP 2026
Não definidoGeral
- Código
- qg725736
- Banca
- INSTITUTO AOCP
- Órgão
- IF-CE
- Ano
- 2026
- Nível
- Superior
- Cargo
- Professor EBTT - Sistemas de Computação
Durante a otimização de um algoritmo de criptografia em um processador superescalar capaz de despachar quatro instruções por ciclo de clock, identifica-se que um bloco específico de código atinge apenas 1,0 instrução por ciclo (IPC). A análise do assembly revela uma cadeia em que o registrador de destino de uma instrução é invariavelmente usado como operando fonte da instrução imediatamente seguinte. Qual é a barreira técnica que impede o hardware de despachar múltiplas instruções simultaneamente nesse cenário?
- ADependência Verdadeira de Dados.
- BConflito Estrutural de Unidades.
- CFalha na Predição de Desvios.
- DDependência de Saída ou WAW.
- ELatência de Memória Cache L1.