Questão de Arquitetura de Computadores — Memória — UFMT 2015
Arquitetura de ComputadoresMemória
- Código
- qq152079
- Banca
- UFMT
- Órgão
- IF-MT
- Ano
- 2015
- Nível
- Superior
- Cargo
- Professor - Engenharia de Computação
Considere um determinado hardware com memória principal DRAM sem cache e com as seguintes características:- Tempo de Ciclo de Leitura (TCL) = 15ns- Tempo de Decodificação (TD) = 5ns- Tempo de Buffer de Dados (TB) = 3nsQual deve ser o limite máximo de Tempo de Acesso à Memória (TA) para esse sistema?
- ATA < 13ns
- BTA < 17ns
- CTA < 23ns
- DTA < 7ns