Questão de Arquitetura de Computadores — Arquitetura de processadores: RISC, CISC, WISC e Microprocessadores. — IESES 2017
Arquitetura de Computadores›Arquitetura de processadores: RISC, CISC, WISC e Microprocessadores.
Código
qq280303
Banca
IESES
Órgão
IGP-SC
Ano
2017
Nível
Superior
Cargo
Perito Criminal em Informática
A arquitetura de processadores do tipo RISC é referência para muitos processadores modernos disponíveis hoje no mercado. Considerando as características das arquiteturas RISC e CISC, assinale a única afirmativa correta dentre as listadas a seguir:
AO conjunto de instruções dos processadores RISC é mais diversificado que o dos processadores CISC e possui instruções de tamanhos variados.
BEm relação aos processadores do tipo CISC, as arquiteturas do tipo RISC se caracterizam pelo uso de um menor número de registradores para armazenamento temporário de informações no processador.
CNos processadores RISC, apenas instruções de load e store podem acessar as variáveis armazenadas na memória.
DDiferentemente dos processadores do tipo CISC, os processadores do tipo RISC possuem uma arquitetura irregular, o que simplifica a implementação do processador.
Revelar gabarito e comentário▾
GabaritoC — Nos processadores RISC, apenas instruções de load e store podem acessar as variáveis armazenadas na memória.
Comentário gerado por IA. É um apoio ao estudo, ancorado em fontes, mas pode conter imprecisões — confira sempre na fonte oficial (lei, súmula, edital e gabarito da banca). Encontrou um erro? Use “Reportar”.
Arquiteturas RISC e CISC
Gabarito: letra C. A afirmativa correta é a que descreve a característica fundamental da arquitetura RISC: apenas as instruções load e store acessam a memória; todas as demais operações trabalham exclusivamente com registradores. Isso é conhecido como arquitetura load-store, um dos pilares do projeto RISC, em oposição ao CISC, que permite que várias instruções acessem memória diretamente.
A banca explora as diferenças clássicas entre RISC e CISC. Vamos analisar cada alternativa:
Característica
Arquitetura RISC
Arquitetura CISC
Conjunto de instruções
Reduzido, simplificado e de tamanho fixo
Diversificado, complexo e de tamanho variável
Acesso à memória
Apenas instruções load e store (arquitetura load-store)
Múltiplas instruções podem acessar a memória diretamente
Quantidade de registradores
Muitos registradores de propósito geral (dezenas ou centenas)
Poucos registradores de propósito geral
Arquitetura
Regular e ortogonal (controle hardwired, sem microcódigo)
Irregular (controle microprogramado)
Alternativa A — ❌ Incorreta
Afirma que o conjunto de instruções RISC é mais diversificado (maior variedade) e possui instruções de tamanhos variados. Na verdade, o RISC caracteriza-se por um conjunto reduzido e simplificado de instruções, todas de tamanho fixo (tipicamente 32 bits), o que facilita o pipeline. O CISC, sim, possui instruções complexas e de tamanho variável.
Alternativa B — ❌ Incorreta
Diz que RISC usa menor número de registradores que CISC. É o oposto: RISC possui muitos registradores de propósito geral (dezenas ou centenas), enquanto CISC, devido à limitação de espaço no chip para microcódigo e à ênfase em instruções com acesso à memória, costuma ter poucos registradores. A abundância de registradores no RISC reduz a necessidade de acessos à memória, aumentando o desempenho.
Alternativa C — ✅ Correta ⟵ GABARITO
Esta descreve com precisão a arquitetura load-store: apenas as instruções de carga (load) e armazenamento (store) transferem dados entre a memória e os registradores. Todas as operações aritméticas e lógicas são executadas exclusivamente sobre operandos que já estão nos registradores. Isso simplifica o controle, permite pipeline eficiente e ciclos de clock mais rápidos.
Alternativa D — ❌ Incorreta
Afirma que RISC possui arquitetura irregular, o que simplifica a implementação. Ao contrário: RISC é conhecido por sua arquitetura regular e ortogonal — todas as instruções têm formato uniforme, modos de endereçamento simples e limitados, e a lógica de controle é predominantemente hardwired (sem microcódigo). Essa regularidade é que simplifica a implementação e permite alta frequência de clock. A irregularidade é mais associada ao CISC, com instruções de formatos e complexidades variadas.
NÃO CAIA NESSA!
A principal diferença entre RISC e CISC está no acesso à memória. No RISC, só load e store tocam a memória; no CISC, qualquer instrução pode fazê-lo. Guarde essa regra e lembre-se também: RISC → muitas instruções simples e rápidas, muitos registradores, pipeline eficiente; CISC → instruções complexas e poderosas, poucos registradores, microcódigo. Nas questões, a banca costuma inverter essas características, como nas alternativas A, B e D.