Pular para o conteúdo principal

Questão de Arquitetura de Computadores — Barramento — CCV-UFC 2019

Arquitetura de ComputadoresBarramento
Código
qq424482
Banca
CCV-UFC
Órgão
UFC
Ano
2019
Nível
Superior
Cargo
CCV - - Engenheiro - Engenharia da Computação
Marque a alternativa errada a respeito da interface SPI.
  1. ASPI é uma interface síncrona.
  2. BApesar de a interface SPI ser composta de apenas 3 sinais, há a necessidade de sinais extras para ativar e desativar os dispositivos conectados, de forma que sempre haja apenas um dispositivo master ativo e vários slaves ativos.
  3. CA interface SPI completa (transmit and receive) é composta de 3 sinais, MISO (Master Input Slave Output), MOSI (Master Output Slave Input) e Clock.
  4. DO controlador SPI Master pode ser configurado para Master transmit and receive, Master transmit only, Master receive only, dependendo do slave com que irá se comunicar.
  5. EOs bits de Clock Polarity e Clock Phase do controlador SPI Master determinam o instante da amostragem do dado em relação ao clock, bem como o nível lógico do estado idle da linha de clock.
Revelar gabarito e comentário

GabaritoB — Apesar de a interface SPI ser composta de apenas 3 sinais, há a necessidade de sinais extras para ativar e desativar os dispositivos conectados, de forma que sempre haja apenas um dispositivo master ativo e vários slaves ativos.

Link permanente: /questoes/qq424482