Questão de Eletroeletrônica — Eletrônica Analógica em Eletroeletrônica — IDECAN 2019
EletroeletrônicaEletrônica Analógica em Eletroeletrônica
- Código
- qq500747
- Banca
- IDECAN
- Órgão
- IF-PB
- Ano
- 2019
- Nível
- Médio
- Cargo
- Técnico em Eletroeletrônica
Considere o seguinte esquema associado ao estágio de saída de um aplificador de potência:
Sobre o arranjo, é incorreto afirmar que
Sobre o arranjo, é incorreto afirmar que- Aquando a tensão Vin for zero, os dois transistores estarão em corte e a tensão de saída Voé zero.
- Bquando o sinal de entrada entra na faixa negativa (inferior negativamente cerca de 0,5V da referência a fim de vencer a junção do transistor Q₂) Q₂ entrará em condução e a tensão na saída é limitada pelo valor Vo = -Vcc + VECsatQ onde VECsatQ₂ ₂ é a tensão de saturação de Q₂.
- Cquando a tensão Vin é positiva excedendo cerca de 0,5V o valor da referência Q₂ estará em corte
- Do sistema é polarizado com uma corrente CC aproximadamente nula e cada transitor conduz apenas durante metade do ciclo total (semiciclo positivo ou semiciclo negativo) do sinal de entrada
- Eo transistor Q₂ possui ângulo de condução de 360° permitindo a característica de transferência de sinais positivos e negativos na entrada Vin.