Arquiteturas RISC e CISC
Gabarito: letra E. A arquitetura RISC (Reduced Instruction Set Computer) é caracterizada por um conjunto reduzido de instruções simples, que normalmente executam em um único ciclo de clock. Em contraste, a CISC (Complex Instruction Set Computer) possui instruções complexas, múltiplos modos de endereçamento, instruções de largura variável e requer vários ciclos de clock. A alternativa E sintetiza essa definição.
A banca testa a capacidade de distinguir as características de cada arquitetura.
Alternativa A — ❌ Incorreta
A afirmação de que a RISC "possui muitos modos de endereçamento" é um equívoco. Na verdade, a RISC utiliza poucos modos de endereçamento (geralmente apenas registrador, imediato e deslocamento), enquanto a CISC oferece múltiplos modos, como indexação, indireto, etc.
Alternativa B — ❌ Incorreta
"Utiliza múltiplos conjuntos de registradores" não é uma característica definidora da RISC. Embora a RISC tipicamente tenha muitos registradores de propósito geral (como 32 ou mais), a expressão "múltiplos conjuntos" pode confundir com bancos de registradores ou janelas, que são usados em algumas implementações RISC (como SPARC), mas não é universal. O foco da questão está no conjunto reduzido de instruções.
Alternativa C — ❌ Incorreta
"Trabalha com instruções de largura variável" é uma característica da arquitetura CISC, que permite instruções de diferentes tamanhos (ex.: 1 a 15 bytes no x86). A RISC, por outro lado, usa instruções de largura fixa (tipicamente 32 bits) para simplificar o decodificação e o pipeline.
Alternativa D — ❌ Incorreta
"Exige vários ciclos de relógio para execução de uma instrução" é típico da CISC, cujas instruções complexas podem demandar múltiplos ciclos. A RISC busca executar a maioria das instruções em um único ciclo de clock, especialmente com técnicas de pipeline.
Alternativa E — ✅ Correta ⟵ GABARITO
"Executa instruções reduzidas" é a definição central da arquitetura RISC. O próprio acrônimo significa "Reduced Instruction Set Computer", ou seja, um computador com um conjunto reduzido de instruções simples e eficientes, que favorece a execução rápida e a complexidade no hardware.
Gabarito: letra E.