Questão de TI - Organização e Arquitetura dos Computadores — Geral — VUNESP 2023

Memória cache: níveis, compartilhamento e latência

Gabarito: letra C. Em processadores multinúcleo, é perfeitamente possível que uma única cache L2 seja compartilhada por todos os núcleos — é uma decisão de projeto, não uma regra fixa. As demais alternativas erram ao inverter a numeração dos níveis (A), afirmar que o acesso à L2 é sem atraso (B), impor obrigatoriedade de cache L2 individual por núcleo (D) ou confundir cache L3 com RAM (E).

A memória cache é uma memória pequena e extremamente rápida que fica entre a CPU e a memória principal (RAM), com o objetivo de reduzir o tempo médio de acesso aos dados. Ela explora dois princípios: a localidade temporal (dados usados recentemente tendem a ser usados de novo) e a localidade espacial (dados próximos aos acessados tendem a ser acessados). Quanto mais próxima da CPU, mais rápida e menor é a cache; quanto mais distante, maior e mais lenta.

Nos computadores modernos, a hierarquia de cache costuma ter três níveis:

A L1 é a mais rápida e fica sempre dentro do núcleo, dividida em cache de instruções e cache de dados. A L2 pode ser exclusiva de cada núcleo ou compartilhada — não há obrigatoriedade. A L3 é tipicamente compartilhada e fica no chip, mas fora dos núcleos. A memória RAM, por sua vez, é a memória principal, muito maior e mais lenta que qualquer cache, e não é um nível de cache.

A alternativa C está correta porque o compartilhamento da L2 é uma prática comum em processadores multinúcleo (como muitos modelos da Intel e AMD), permitindo que um núcleo utilize a cache que outro não está usando, melhorando a eficiência global. A alternativa D erra ao usar "obrigatoriamente", pois a arquitetura pode optar por L2 compartilhada ou individual — não há regra fixa.

A pegadinha da banca está em inverter os níveis (A), exagerar com "sem atraso algum" (B), impor obrigatoriedade (D) e confundir cache com RAM (E). Guarde a hierarquia: L1 dentro do núcleo, L2 pode ser compartilhada, L3 geralmente compartilhada, e RAM é a memória principal — é exatamente essa distinção que separa as alternativas.

Alternativa A — ❌ Incorreta

O erro está em chamar o primeiro nível de "cache L2". O primeiro nível é a cache L1, que fica dentro da CPU e alimenta instruções decodificadas para o mecanismo de execução. A L2 é o segundo nível, podendo estar dentro ou fora do núcleo. A banca inverteu a numeração para confundir.

Alternativa B — ❌ Incorreta

Afirma que o acesso à L2 é "sem atraso algum", o que é falso: toda cache tem latência, ainda que pequena. O acesso à L2 envolve alguns ciclos de relógio (tipicamente 4 a 10), e o acesso à memória principal (RAM) é muito mais lento, na ordem de centenas de ciclos. Não existe acesso sem atraso em nenhum nível de memória.

Alternativa C — ✅ Correta ⟵ GABARITO

Em chips multinúcleo, uma única cache L2 pode, sim, ser compartilhada por todos os núcleos. Isso é uma decisão de projeto: alguns processadores usam L2 exclusiva por núcleo, outros compartilham uma L2 maior entre todos. A alternativa está correta ao usar "pode", pois indica possibilidade, não obrigatoriedade.

Alternativa D — ❌ Incorreta

O erro está no termo "obrigatoriamente". Não há regra que obrigue cada núcleo a ter sua própria cache L2. A arquitetura pode optar por L2 compartilhada, como na alternativa C, ou por L2 individual. A consistência entre caches é necessária apenas quando há múltiplas caches com dados compartilhados, mas isso não torna a L2 individual obrigatória.

Alternativa E — ❌ Incorreta

Confunde cache L3 com RAM. A cache L3 é um nível de cache, localizada no chip do processador, enquanto a RAM (Random Access Memory) é a memória principal do sistema, muito maior e mais lenta. São componentes distintos da hierarquia de memória.

Gabarito: letra C