Pular para o conteúdo principal

Questão de Arquitetura de Computadores — Arquitetura de processadores: RISC, CISC, WISC e Microprocessadores. — CESPE / CEBRASPE 2025

Arquitetura de ComputadoresArquitetura de processadores: RISC, CISC, WISC e Microprocessadores.
Código
ce220697
Banca
CESPE / CEBRASPE
Órgão
TRF - 6ª REGIÃO
Ano
2025
Nível
Médio
Cargo
Técnico Judiciário – Área: Apoio Especializado – Especialidade: Suporte Técnico
Em relação à arquitetura, à organização e aos componentes de computadores, bem como à aritmética computacional, julgue o próximo item.A eficiência de uma arquitetura RISC decorre do fato de as suas instruções possuírem menos operações e serem mais previsíveis.
  1. CCerto
  2. EErrado
Revelar gabarito e comentário

GabaritoC — Certo

Comentário gerado por IA. É um apoio ao estudo, ancorado em fontes, mas pode conter imprecisões — confira sempre na fonte oficial (lei, súmula, edital e gabarito da banca). Encontrou um erro? Use “Reportar”.

Arquitetura RISC: eficiência e previsibilidade

✅ CERTO. A afirmação está correta: a eficiência da arquitetura RISC (Reduced Instruction Set Computer) decorre exatamente do fato de suas instruções serem mais simples, com menos operações, e de execução mais previsível. Conforme o material de apoio, o RISC "favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas". Essa simplicidade permite que cada instrução seja executada em poucos ciclos de clock (idealmente um ciclo), facilitando o pipeline e aumentando o desempenho. Em contrapartida, arquiteturas CISC possuem instruções complexas e de duração variável, tornando a execução menos previsível e mais lenta.

A eficiência RISC vem, portanto, da redução da complexidade das instruções, que são mais previsíveis e permitem otimizações como pipeline e execução fora de ordem de forma mais eficaz. Assim, o item está correto.

Característica

Arquitetura RISC

Arquitetura CISC

Complexidade das instruções

Instruções simples, com menos operações

Instruções complexas, com múltiplas operações

Previsibilidade de execução

Alta (idealmente 1 ciclo de clock por instrução)

Baixa (duração variável)

Eficiência decorrente

Simplicidade permite pipeline e otimizações

Instruções complexas dificultam pipeline

✅ CERTO.

Link permanente: /questoes/ce220697