Pular para o conteúdo principal

Questão de Sistemas Operacionais — Gerência de Memória — FGV 2026

Sistemas OperacionaisGerência de Memória
Código
fg127416
Banca
FGV
Órgão
AL-RO
Ano
2026
Nível
Superior
Cargo
Analista Legislativo (Tecnologia da Informação - Infraestrutura de Redes e Comunicação)
Um Analista de TI está investigando a queda de desempenho em um servidor de Business Intelligence (BI) e suspeita da ocorrência de thrashing, decorrente do excesso de trocas de páginas. Considerando que o sistema operacional Linux utiliza paginação para gerenciamento de memória, assinale a alternativa que identifica o principal mecanismo de hardware responsável por acelerar a tradução de endereços virtuais em endereços físicos nesse esquema e o risco de segurança associado à sua manipulação inadequada em ambientes multiusuário.
  1. ACache L3, que armazena blocos de código e dados.
  2. BO Superblock do sistema de arquivos, que armazena metadados de paginação.
  3. CHeader Checksum IP, armazena o valor calculado de todo cabeçalho IPv4.
  4. DTLB, cache de hardware da Tabela de Páginas; seu uso inadequado pode expor dados entre processos.
  5. EUnidade Aritmética e Lógica (ULA), que armazena o fator de preempção.
Revelar gabarito e comentário

GabaritoD — TLB, cache de hardware da Tabela de Páginas; seu uso inadequado pode expor dados entre processos.

Comentário gerado por IA. É um apoio ao estudo, ancorado em fontes, mas pode conter imprecisões — confira sempre na fonte oficial (lei, súmula, edital e gabarito da banca). Encontrou um erro? Use “Reportar”.

Translation Lookaside Buffer (TLB)

Gabarito: letra D. A TLB (Translation Lookaside Buffer) é o cache de hardware responsável por acelerar a tradução de endereços virtuais em físicos, armazenando as entradas mais recentes da tabela de páginas. Em ambientes multiusuário, se a TLB não for corretamente gerenciada (por exemplo, não invalidada durante a troca de contexto), pode ocorrer vazamento de dados entre processos, pois um processo pode acessar páginas de outro.

A questão aborda o conceito de thrashing (excesso de trocas de páginas) e o hardware que mitiga o custo das traduções. A TLB é essencial para o desempenho da memória virtual.

Alternativa A — ❌ Incorreta

O Cache L3 armazena blocos de código e dados, não traduções de endereços. A função de acelerar a tradução cabe à TLB.

Alternativa B — ❌ Incorreta

O Superblock é uma estrutura do sistema de arquivos que contém metadados do sistema de arquivos, não tem relação com a tradução de endereços de memória.

Alternativa C — ❌ Incorreta

Header Checksum IP é um campo do cabeçalho IPv4 para verificação de integridade, completamente alheio à gerência de memória.

Alternativa D — ✅ Correta ⟵ GABARITO

A TLB é o mecanismo de hardware que agiliza a conversão de endereços virtuais para físicos, e seu uso inadequado (falta de isolamento entre processos) pode levar à exposição de dados sigilosos.

Alternativa E — ❌ Incorreta

A Unidade Aritmética e Lógica (ULA) realiza operações aritméticas e lógicas, não tem papel na tradução de endereços nem armazena fator de preempção.

Gabarito: letra D.

Link permanente: /questoes/fg127416