Questão de Arquitetura de Software — Conceitos Básicos em Governança de TI — ACAFE 2024
Arquitetura de Software›Conceitos Básicos em Governança de TI
Código
qg053088
Banca
ACAFE
Órgão
CELESC
Ano
2024
Nível
Superior
Cargo
Analista de Sistemas - Infraestrutura Operação e Segurança
Uma equipe de engenheiros de uma empresa de tecnologia está analisando a arquitetura de um novo processador para otimizar o desempenho dos seus sistemas. Durante a reunião, eles discutem diversos aspectos de arquitetura de computadores e métricas de avaliação de desempenho, como CPI (Ciclos por Instrução), frequência de clock e latência de memória. Qual dos seguintes fatores é mais crítico para melhorar o desempenho geral de um processador?
ADiminuir o tamanho do pipeline.
BReduzir a largura do barramento de dados.
CAumentar o número de transistores por chip.
DReduzir a quantidade de cache L1.
EAumentar o número de instruções por ciclo (IPC).
Revelar gabarito e comentário▾
GabaritoE — Aumentar o número de instruções por ciclo (IPC).
Comentário gerado por IA. É um apoio ao estudo, ancorado em fontes, mas pode conter imprecisões — confira sempre na fonte oficial (lei, súmula, edital e gabarito da banca). Encontrou um erro? Use “Reportar”.
Desempenho de processadores — fator crítico
Gabarito: letra E. O fator mais crítico para melhorar o desempenho geral de um processador é o aumento do número de instruções por ciclo (IPC), pois mede diretamente a quantidade de instruções executadas a cada ciclo de clock, sendo um dos principais indicadores de eficiência da arquitetura. As demais alternativas ou são prejudiciais ao desempenho ou não são tão impactantes quanto o IPC.
A questão aborda métricas de desempenho de processadores, especialmente a relação entre CPI (ciclos por instrução) e seu inverso, IPC (instruções por ciclo). Quanto maior o IPC, mais trabalho é realizado por ciclo, o que leva a um desempenho superior, independentemente da frequência de clock. O contexto do enunciado reforça a análise de CPI e frequência, e o IPC é o inverso do CPI, sendo diretamente vinculado ao desempenho.
Alternativa A — ❌ Incorreta
Diminuir o tamanho do pipeline geralmente reduz a profundidade, o que pode diminuir o paralelismo e aumentar o número de ciclos por instrução (CPI), ou seja, reduz o IPC. Pipelining mais curto tende a prejudicar a vazão de instruções, não sendo um fator crítico positivo.
Alternativa B — ❌ Incorreta
Reduzir a largura do barramento de dados diminui a quantidade de dados transferida por ciclo entre o processador e a memória, criando um gargalo que reduz o desempenho global. Não é uma melhoria.
Alternativa C — ❌ Incorreta
Aumentar o número de transistores por chip (Lei de Moore) pode permitir mais funcionalidades, mas por si só não garante melhor desempenho; depende da arquitetura e pode gerar problemas térmicos. Não é o fator mais crítico isoladamente.
Alternativa D — ❌ Incorreta
Reduzir a quantidade de cache L1 aumenta a latência de acesso à memória principal, pois mais acessos serão perdidos (cache miss), degradando o desempenho. Cache L1 é crucial para velocidade; reduzi-la é prejudicial.
Alternativa E — ✅ Correta ⟵ GABARITO
Aumentar o IPC significa que o processador executa mais instruções por ciclo de clock, melhorando diretamente o throughput. É a métrica mais representativa de eficiência arquitetural e o fator mais crítico, pois impacta diretamente o desempenho independentemente da frequência.
PEGA ESSA DICA!
Lembre-se da relação inversa entre CPI e IPC: \(IPC = 1/CPI\). Questões sobre desempenho de processadores frequentemente envolvem esses conceitos. O IPC é o fator-chave porque reflete a capacidade de execução paralela e o design da microarquitetura (pipeline, múltiplas unidades funcionais, etc.).