Questão de Engenharia Eletrônica — Eletrônica Digital na Engenharia Eletrônica — FEPESE 2026
Engenharia EletrônicaEletrônica Digital na Engenharia Eletrônica
- Código
- qg676702
- Banca
- FEPESE
- Órgão
- Polícia Científica - SC
- Ano
- 2026
- Nível
- Superior
- Cargo
- Perito Oficial Criminal - Áudio e Imagem
Considere que quatro flip-flops do tipo J-K com clock foram colocados em uma estrutura como mostra a figura abaixo.
Os sinais de entrada e de clock são mostrados na figura abaixo.
Considerando que todas as saídas não barradas (X₃, X₂, X₁ e X₀) dos flip-flops estejam no nível lógico 0 no instante t₁, quais os níveis lógicos das saídas de cada flip-flop no instante de tempo t₄?
Os sinais de entrada e de clock são mostrados na figura abaixo.Considerando que todas as saídas não barradas (X₃, X₂, X₁ e X₀) dos flip-flops estejam no nível lógico 0 no instante t₁, quais os níveis lógicos das saídas de cada flip-flop no instante de tempo t₄?- AX₃ = 0 , X₂ = 0 , X₁ = 1 , X₀ = 0.
- BX₃ = 0 , X₂ = 0 , X₁ = 1 , X₀ = 1.
- CX₃ = 1 , X₂ = 0 , X₁ = 0 , X₀ = 0.
- DX₃ = 1 , X₂ = 0 , X₁ = 1 , X₀ = 0.
- EX₃ = 1 , X₂ = 1 , X₁ = 1 , X₀ = 0.